Verilog HDLによるシステム開発と設計

著者 : 高橋隆一

• 共立出版 (2008年11月20日発売)

作品紹介・あらすじ

　本書の特徴は「静的オートマトン記述」（SSMD）と名付けた、Verilog HDLのきわめて簡潔な記述スタイルを提示している点にある。わかりやすく、平均的な学生にも高度な記述能力を与える簡明な記述方法である。第二の特徴は、結線論理マイクロコードマシンを提案するなど既成の概念にとらわれない自由さにある。本書が提示する設計技術はハイエンドマイクロプロセッサだけでなく、組み込みシステム開発を含む広範囲に応用できる。

感想・レビュー・書評

[ひろのはさんの感想 · 2012年7月8日]

スーパースカラ、パイプラインなど

[kaizenさんの感想 · 2012年3月11日]

設計検証についての記述がある
　部分正当性
　　カットポイント
　　帰納的アサーション
　　検証条件
　停止性
は勉強になった。

SSMD(static state machine description)とう論理合成を前提とする性格なnaRTLのハードウェア記述を行うとのこと。


この本でシステムとはコンピュータのこと。
CISC-1, CISC-3のCPUの事例がある。

著者プロフィール

東京都生まれ浅草育ち。早稲田大学法学部卒業。1975年に裁判官任官後、31年間の長年にわたり民事・刑事・家事・少年という多種多様な事件を担当。2006年3月千葉家裁少年部部長裁判官を最後に退官。その後、2006年4月遺言や離婚契約の公正証書の作成などに携わる公証人になる。2016年8月退職。趣味は昆虫採集、登山、スキー、陶芸等。現在 弁護士（東京弁護士会所属）。

「2019年 『裁判官失格』 で使われていた紹介文から引用しています。」