星5つの理由は、書いていることが本質的な正解だからです。
本書で説明している同期設計が大事で、そのための道具を作ったというのは、王道だと思います。
技術者の鏡だと思います。
しかし、VHDL, Verilog-HDLとの対比をしていますが、
なぜIEEEの規格に提案しなかったのか、
なぜIECの国際規格に提案しなかったのかの理由を書いていません。
PARTENON研究会の活動はまだ続いているようなので、
一度ダウンロードして利用して考えようと思います。
読書状況:読み終わった
公開設定:公開
カテゴリ:
HDL・FPGA/ASIC
- 感想投稿日 : 2012年3月22日
- 読了日 : 2010年9月22日
- 本棚登録日 : 2012年3月22日
みんなの感想をみる